COUNTER
1. Pengertian Counter
Rangkaian Counter adalah rangkaian digital yang berfungsi untuk menghitung pulsa listrik. Rangkaian dasar dari counter adalah FF –T dan FF – JK.
Macam – macam counter ditinjau dari karakteristiknya:
1. Sinkron dan asinkron
2. Self stopping
3. Modulo counter
4. Up counter dan down counter
5. Ring counter
2. Counter asinkron
Pencacah asinkron yaitu pencacah yang disebut juga ripple trough counter atau serial counter karena masing – masing flip flop yang digunakan akan berguling (berubah kondisi dari 0 ke 1) atau sebaliknya. Secara berurutan atau langkah demi langkah hal ini disebabkan karena hanya flip flop yang paling ujung saja yang dikendalikan oleh sinyal clock. Sedangkan sinyal untuk flip flop yang lainya diambil dari masing – masing flip flopsebelumnya.
Rangkaian asinkron counter terbagi 3, yaitu:
1. Counter up asinkron
2. Counter down asinkron
3. Counter up/down asinkron
2.1. Counter up asinkron
Counter up asinkron adalah rangkaian digital yang mencacah pulsa listrik dari nilai terendah ke nilai tertinggi dengan clock secara asinkron.
gambar skema rangkaian counter up asinkron
Tabel kebenaran rangkaian counter up asinkron
Clock | A4 | A3 | A2 | A1 |
0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 1 |
2 | 0 | 0 | 1 | 0 |
3 | 0 | 0 | 1 | 1 |
4 | 0 | 1 | 0 | 0 |
5 | 0 | 1 | 0 | 1 |
6 | 0 | 1 | 1 | 0 |
7 | 0 | 1 | 1 | 1 |
8 | 1 | 0 | 0 | 0 |
9 | 1 | 0 | 0 | 1 |
10 | 1 | 0 | 1 | 0 |
11 | 1 | 0 | 1 | 1 |
12 | 1 | 1 | 0 | 0 |
13 | 1 | 1 | 0 | 1 |
14 | 1 | 1 | 1 | 0 |
15 | 1 | 1 | 1 | 1 |
Berdasarkan bentuk timing diagram di atas, output Q dari flip-flop 1 menjadi clock dari flip-flop 2, sedangkan output Q dari flip-flop 2 menjadi clock dari flip-flop 3 dan seterusnya. Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1” (sifat toggle dari JK flip-flop).
Counter down asinkron adalah rangkaian digital yang mencacah pulsa listrik dari nilai tertinggi ke nilai terendah dengan clock secara asinkron.
gambar skema rangkaian counter down asinkron
Tabel kebenaran rangkaian counter down asinkron
Clock | A4 | A3 | A2 | A1 |
0 | 1 | 1 | 1 | 1 |
1 | 1 | 1 | 1 | 0 |
2 | 1 | 1 | 0 | 1 |
3 | 1 | 1 | 0 | 0 |
4 | 1 | 0 | 1 | 1 |
5 | 1 | 0 | 1 | 0 |
6 | 1 | 0 | 0 | 1 |
7 | 1 | 0 | 0 | 0 |
8 | 0 | 1 | 1 | 1 |
9 | 0 | 1 | 1 | 0 |
10 | 0 | 1 | 0 | 1 |
11 | 0 | 1 | 0 | 0 |
12 | 0 | 0 | 1 | 1 |
13 | 0 | 0 | 1 | 0 |
14 | 0 | 0 | 0 | 1 |
15 | 0 | 0 | 0 | 0 |
Berdasarkan bentuk timing diagram di atas, output Q-not dari flip-flop 1 menjadi clock dari flip-flop 2, sedangkan output Q-not dari flip-flop 2 menjadi clock dari flip-flop 3. Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”0” (sifat toggle dari JK flip-flop).
Counter up/down asinkron adalah rangkaian digital gabungan dari Up Counter dan Down Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada rangkaian Up/Down Counter ASinkron, output dari flip-flop sebelumnya menjadi input clock dari flip-flop berikutnya.
Operasi counter up asinkron
Operasi counter down asinkron
Tabel kebenaran rangkaian counter up/down asinkron
Clock | A4 | A3 | A2 | A1 | Control |
0 | 0 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 0 | 1 | 1 |
2 | 0 | 0 | 1 | 0 | 1 |
3 | 0 | 0 | 1 | 1 | 1 |
4 | 0 | 1 | 0 | 0 | 1 |
5 | 0 | 1 | 0 | 1 | 1 |
6 | 0 | 1 | 1 | 0 | 1 |
7 | 0 | 1 | 1 | 1 | 1 |
8 | 1 | 0 | 0 | 0 | 1 |
9 | 0 | 1 | 1 | 1 | 0 |
10 | 0 | 1 | 1 | 0 | 0 |
11 | 0 | 1 | 0 | 1 | 0 |
12 | 0 | 1 | 0 | 0 | 0 |
13 | 0 | 0 | 1 | 1 | 0 |
14 | 0 | 0 | 1 | 0 | 0 |
15 | 0 | 0 | 0 | 1 | 0 |
